Dispositiu experimental integrat per al desenvolupament de microordinadors d'un sol xip CPLD FPGA

Single chip microcomputer • CPLD / FPGA development comprehensive experimental device (microcomputer control development comprehensive training device) pictures for reference, subject to the real object

1, visió general del producte

In view of the need for colleges and universities to set up "single chip microcomputer" and "CPLD / FPGA" teaching at the same time, the company has developed "syskj-16c single chip microcomputer • CPLD / FPGA development comprehensive experimental device". It integrates MCS-51 single chip microcomputer, CPLD / FPGA and synthesis technology, provides optimized software and hardware integration resources, and is suitable for the requirements of the syllabus of "single chip microcomputer principle and interface technology" and "CPLD / FPGA principle and application technology". The experimental system provides rich hardware interface circuits and functional modules, It also provides application examples, test procedures and detailed application instructions of various interface circuits to help schools quickly master the application methods of these interfaces. It is an ideal equipment for colleges and universities to carry out MCU, CPLD / FPGA teaching, curriculum design, electronic design competition and scientific research and development.

2, Característiques del sistema

1. El sistema de microordinadors MCS-51 d'un sol xip té circuits d'interfície rics. Aquests circuits d'interfície de microordinador d'un sol xip cobreixen tots els camps d'aplicació de la MCU i poden proporcionar als usuaris mètodes d'aplicació i disseny líders. El pin del xip de la CPU surt, que es pot connectar arbitràriament al seu propi sistema d'aplicació pràctica. Equipat amb un simulador de maquinari MCS-51 d'alt rendiment professional dice-3000, un espai de dades de 64K i un espai de programa de 64K estan oberts sense ocupar recursos de la CPU. S'adopta el mode de CPU dual. La CPU de simulació i la CPU de l'usuari funcionen de manera independent, amb múltiples funcions com ara edició, compilació, descàrrega, pas únic, seguiment, punt d'interrupció i funcionament. El programari de simulació superior admet assemblatge i llenguatge C. Es pot executar a la plataforma del sistema operatiu WIN98 / 2000 / NT / XP. 2. El sistema EDA digital del sistema CPLD / FPGA es pot equipar amb un dispositiu ep1k30 de l'empresa Altera, amb 30.000 xips FPGA i pot ser compatible amb una varietat de xips de nucli de tensió. La configuració predeterminada és el dispositiu isplsi1032e de l'empresa de gelosia, amb xip CPLD de 6000 portes. Al mateix temps, es pot equipar amb un sistema EDA analògic, dispositius de la sèrie ispPAC de l'empresa de gelosia i programari especial de descàrrega i línia de descàrrega de programació. 3. El mòdul de microordinador d'un sol xip C8051F020 i el simulador EC5 són opcionals. 4. Es pot equipar amb la nostra plataforma d'experimentació d'innovació de control numèric DAQ patentada, que pot completar fins a 15 experiments d'innovació, com ara ascensor de quatre plantes, control de semàfors, control automàtic del nivell d'aigua de la torre d'aigua, etc.

3, rendiment tècnic

1. Input power supply: single phase three wire 220V ± 10 percent 50Hz

2. Entorn de treball: temperatura: - 10 graus més 50 graus, humitat relativa< 85%="" (25="" ℃),="" altitude=""><>

3. Insulation resistance: more than 3m Ω

4. Capacitat instal·lada: menys de 0,5 kva

5. Mida total: 135cm 60clm 140cm, subjecte al producte real

4, Configuració del sistema

1. Caixa penjant de la unitat del controlador: la caixa penjant s'utilitza principalment per connectar diferents mòduls de CPU. La caixa penjant conté el sòcol d'interfície, el circuit experimental bàsic i el circuit d'expansió del sistema del mòdul CPU, que pot completar la majoria dels experiments bàsics de manera independent. Hi ha tres ranures d'interfície de cable pla (40p, 40p i 20p) a la caixa penjant per a la connexió amb altres caixes penjants. Els recursos de la caixa penjant són els següents: (1) mòdul d'interfície 8155 (2) mòdul d'interfície 8255 (3) mòdul d'interfície de pantalla de teclat 8279 (4) mòdul de temporitzador programable 8253 (5) mòdul de control de maquinari MAX813 (6) mòdul EEROM I2C (7) Mòdul 8250 (8) Mòdul 8251 (9) Mòdul de memòria AT24C02 (10) Mòdul de rellotge de calendari PCF8563 (11) Mòdul d'impuls simple (12) Mòdul EEPROM sèrie 93C46 (13) Mòdul transceptor d'infrarojos (14) Mòdul de sensor de temperatura digital DS18B20 (15) Mòdul d'entrada de valor de commutació (16) Mòdul de sortida de valor de commutació La caixa penjant de la unitat del controlador admet el mòdul de la CPU i el mòdul de descodificació: índex de funció del nom del mòdul El mòdul de la CPU de la sèrie 51 admet 80C31 i 80C51, incloent 32K SRAM i 64K ROM per formar bus de dades, adreça Mòdul de bus i bus de control cygnal51cpu (opcional) El xip incrustat MCU C8051F020 de la companyia Cygnal dels Estats Units, inclòs 32K SRAM, s'utilitza per formar el bus de dades, el bus d'adreces i el mòdul de descodificació del bus de control, i s'utilitza l'isplsi1016e de l'empresa de gelosia t o completar la descodificació de tot el sistema

2. Caixa penjant de la unitat de conversió de senyal: hi ha tres ranures d'interfície de cable pla (40p, 40p, 20p) a la caixa penjant per a la connexió del senyal amb la caixa penjant de la unitat del controlador. Mòdul compatible amb la caixa penjant: nom del mòdul índex de funció El mòdul d'anuncis paral·lels de 8-bits consta d'un anunci de 8-canal de 8-bits format per una conversió analògic-ad0809 a digital circuit. El mòdul Da paral·lel de 8 bits consta de dos circuits de conversió digital a analògic da0832 i dos da de 8 bits. El mòdul d'anuncis en paral·lel de 12 bits es compon d'un circuit de conversió analògic a digital AD574 i d'un anunci de 12 bits. El mòdul Da paral·lel de 12 bits consta d'un circuit de conversió digital a analògic tlv5613 i da de 12 bits. El mòdul d'expansió d'E/S s'amplia a 16 circuits d'entrada paral·lel mitjançant dos xips 74ls244. S'amplia a 16 circuits de sortida paral·lels mitjançant dos xips 74LS273. Un circuit de sortida sèrie a paral·lel es compon de xip 74LS164. El circuit d'entrada paral·lel a sèrie està format per un xip 74LS165. El mòdul de conversió utilitza lm311 per realitzar el circuit V / F i el circuit F / V, i el xip TLC549 s'utilitza per formar un circuit de conversió AD en sèrie. El circuit de conversió DA sèrie es compon del xip TLC5615.

3. Caixa penjant de la unitat de comunicació i impressora: hi ha tres ranures d'interfície de cable pla (40p, 40p, 20p) a la caixa penjant per connectar-se amb altres senyals de la caixa penjant. La impressora està instal·lada a la placa inferior de la caixa penjant. Mòdul compatible amb la caixa penjant: nom del mòdul i índex de funció RS232 / RS485, el circuit de comunicació RS232 es compon de xip MAX232 i el circuit de comunicació RS485 es compon de xip MAX485. El mòdul de comunicació USB es compon de 1581 xips. El mòdul de comunicació USB2.0 pot mòdul de comunicació per bus (opcional) el circuit de bus pot es compon de xip SJA1000 i xip tja1050. El mòdul del controlador de xarxa (opcional) adopta una microimpressora amb xip RTL8019AS (opcional) una microimpressora 4. Caixa penjant de la unitat de pantalla i teclat: hi ha tres ranures d'interfície de cable pla (40p, 40p, 20p) a la caixa penjant per a la connexió amb una altra caixa penjant senyals. Mòdul compatible amb la caixa penjant: el mòdul de visualització estàtica d'índex de funció del nom del mòdul està impulsat pel xip 74LS164 i el mòdul de visualització dinàmica adopta un tub nixie led de 8 bits i 8 segments. El mòdul LCD proporciona 128 LCD de matriu de 64 punts, i el mòdul CPLD adopta un teclat de 4 4 ​​determinants i un teclat públic de xip 1032 de l'empresa de gelosia

5. Caixa penjant d'objectes (I): hi ha tres ranures d'interfície de cable pla (40p, 40p, 20p) a la caixa penjant per a la connexió amb altres senyals de la caixa penjant. Mòdul compatible amb la caixa penjant: el mòdul de relé d'índex de funció del nom del mòdul es compon de dos relés de 5 V, dos de 12 V i dos de 24 V. El mòdul d'aïllament de l'optoacoblador es compon de tres xips tlp521-4, 12 d'entrada i 12 de sortida. El mòdul de pantalla LED utilitza 16 llums LED per formar un circuit de prova de nivell lògic i el mòdul de valor de commutació utilitza 16 tecles per formar un circuit de sortida de nivell alt i baix.

6. Caixa penjant d'objectes (II): hi ha tres ranures d'interfície de cable pla (40p, 40p, 20p) a la caixa penjant per a la connexió amb altres senyals de la caixa penjant. Mòdul suportat per la caixa penjant: nom del mòdul índex funcional de lectura i escriptura de la targeta IC El bus I2C del mòdul de lectura, escriptura i identificació de la targeta IC. El motor de corrent continu és accionat per un petit motor de corrent continu. La part de mesura de velocitat està formada per un sensor Hall. El motor pas a pas adopta un motor pas a pas de quatre fases, i el mòdul de semàfor amb circuit de conducció es compon de 16 llums LED i tubs nixie de quatre dígits. El mòdul de processament de veu es compon d'un xip de veu especial de 1730, i el mòdul de modulació PWM es compon d'un xip d'amplificador operacional de 324, que s'utilitza per a la regulació de la velocitat del motor de corrent continu.

7. Caixa penjant EDA (I) (sistema EDA digital CPLD / FPGA) nom del mòdul índex de funció dispositiu CPLD: lattice1032e (per defecte) 6000 CPLD dispositius FPGA de l'empresa de gelosia: ep1k30 (opcional) 30000 FPGA interfície VGA interfície VGA de l'empresa Altera, connectada a la pantalla per a l'experiment del senyal de la barra de color PS / 2 interfície de disc de claus PS / 2 disseny lògic de la interfície del teclat

8. Caixa penjant EDA (II) (sistema EDA analògic, opcional) dispositiu de la sèrie ispPAC de gelosia ispPAC10 i circuits perifèrics i de descàrrega relacionats.

5, Taula experimental: estructura de fusta d'alumini. La part superior de la taula està feta de tauler d'alta-densitat ignífug, impermeable i resistent al desgast. La taula d'ordinador està dissenyada d'una sola peça, amb una forma bonica i generosa. El marc està fet d'aliatge d'alumini-d'alta qualitat fet d'un motlle especial. La superfície de l'aliatge d'alumini està oxidada, duradora, bella i generosa, d'acord amb l'estètica moderna. L'escriptori és ignífug, impermeable i -resistent al desgast-alta densitat, i la part inferior de la taula està equipada amb armari d'emmagatzematge i armari d'ordinador.

6, Projecte experimental

1, MCS{{60}}51 single chip microcomputer experiment project: software experiment: 1. Reset program field 3. Spelling program 5. Data sorting Experiment 7. Unsigned double byte fast multiplication subroutine 9. Multi branch program 2. Word splitting program 4. Data area transmission subroutine 6. Find the same number of data 8. Multi branch program 10. Computer clock experiment hardware experiment: 1. P1 port is on, and 3. P3.3 port is on Input, P1 output experiment 5.8255 a, B and C output square wave experiment 7.8255 control traffic lights 9. Parallel ADC 0809 conversion experiment 11.8279 keyboard display experiment 13. Micro printer experiment 15. Voice chip isd173 control experiment (recording) 17. Relay control experiment 19.8253 square wave experiment 21.16 16 LED dot matrix display experiment 23.8250 programmable asynchronous communication interface experiment 25. Single chip microcomputer RS232 / 485 serial transmission experiment 27. DS18B20 single bus temperature measurement experiment 29. Serial A / D TLC549 conversion experiment 31. PCF8563 I ² C calendar clock experiment 33. PWM pulse width modulation experiment 35.74ls165 parallel serial conversion 37. AT24C02 I2C bus memory reading and writing experiment 39. Electronic music performance experiment 41. Ethernet TCP / IP protocol interface experiment 43. LM331 f / V conversion experiment 45. AD574 12 bit parallel analog-to-digital conversion experiment 47.4 4 determinant keyboard experiment 49.8-bit dynamic display experiment 51. Simulated intersection traffic light experiment 2. Turning at P1 Lamp Experiment 4. Industrial sequence control experiment 6. 8255 PA port controlling Pb port 8. Simple I / O expansion experiment 10. Parallel DAC 0832 conversion experiment 12. General printer experiment 14. I2C memory card reading and writing experiment 16. Voice chip isd1730 control experiment (playback) 18. Stepper motor control 20. Small DC motor speed regulation experiment 22. 128 64 LCD display experiment 24. 8251 programmable communication interface experiment 26. Single chip microcomputer RS232 / 485 serial reception experiment 28. Infrared remote control transceiver experiment 30. Serial 10 bit D / a TLC5615 conversion experiment 32. MAX813 watchdog experiment 34. 74LS164 serial parallel conversion 36. LM331 V / F conversion experiment 38. Serial memory chip 93C46 reading and writing experiment 40. Can Bus communication interface experiment 42. USB2.0 communication interface experiment 44. LM331 V / F conversion experiment 46. Tlv5613 12 bit parallel digital to analog conversion experiment 48.8-bit static display experiment 50. Optocoupler isolation module Experiment 2. CPLD / FPGA module experiment basic experiments: 1. Seven person voter 3. BCD code adder 5. Trellis code converter 7. 74ls160 function module counter 9. Controllable pulse generator 11 Alphabet display experiment 13, sequence detector 15, positive and negative pulse NC modulation generator 2, four bit adder 4, gray code converter 6, trigger (D, JK) 8, multi-mode addition and subtraction counter 10, simple digital lock 12, eight bit multiplier 14, variable modulus 16 bit addition counter 16, second meter design experiment module experiment (optional): 17, a / D 0809 analog-to-digital converter experiment 19 (19) Stepper motor control experiment 21, 16 16 LED dot matrix display experiment 23, 4 4 keyboard expansion experiment 25, electronic music performance experiment 27, RS232 serial port receiving experiment 29, asynchronous serial port communication (UART) 31. Waveform generator experiment 18, D / a 0832 digital to analog converter experiment 20, small DC motor speed control 22, VGA interface color bar signal experiment 24, 128 64 LCD LCD display experiment 26, RS232 serial port transmission experiment (send) 28, PS / 2 keyboard interface logic design 30, serial A / D conversion experiment TLC549 32, memory reading and writing experiment, analog EDA experiment (optional parts required) : 33. IspPAC10 gain setting and adjustment 35. Implementation of ispPAC10 second-order filter 37. Application of ispPAC10 in single ended 34. Amplification and attenuation of ispPAC10 gain 36. IspPAC10 bridge measurement experiment 38. IspPAC10 temperature monitoring 3. Embedded single chip microcomputer (C8051F020) experiment (optional module) 1. Digital I / O intersection cross switch setting Experiment 3. Internal and external oscillator configuration Experiment 5. I / O input and output experiment 7. Timer experiment 9. External interrupt experiment 11. Counter Experiment 2. UART serial communication experiment 4. On chip analog-to-digital conversion (ADC) experiment 6. On chip digital to analog conversion (DAC) Experiment 8. SRAM external data memory expansion experiment 10. SPI serial flash memory data reading and writing experiment 4. DAQ numerical control innovation experiment platform (optional module) 1. Robot mine sweeping 3. Four storey elevator 5. Mail sorting 7. AC motor Y / △ start open-loop control 9. Stepper motor 11. LED display 13. Eight channel logic analysis 15. Connection self-test. 2. Tool magazine shortcut

Etiquetes populars: Dispositiu experimental integrat de desenvolupament de microordinadors d'un sol xip cpld fpga, Xina, fabricants, proveïdors, enginyeria, OEM, ODM